PATENT ABSTRACTS OF JAPAN

(11)Publication number:

01-255909

(43) Date of publication of application: 12.10.1989

(51)Int.CI.

G06F 1/00

(21)Application number: 63-083873

(71)Applicant : OKI ELECTRIC IND CO LTD

(22)Date of filing:


05.04.1988

(72)Inventor: KISHI KAZUYA

(54) ACTIVATING AND RELEASING SYSTEM FOR POWER DOWN MODE

(57)Abstract:

PURPOSE: To prevent that a powder down is executed by mistake due to the input impossibility of input information and to surely execute the return by ANDing plural pieces of input information at the time of activating a power down mode and ORing plural pieces of the input information at the time of releasing. CONSTITUTION: When it is judged whether a main power source 3 is turned on or not and the main power source 3 is turned on and a CPU 8 is operated, an ordinary processing is executed, only the supervision of the signal from a level converting circuit 6 or an interrupting signal generating device 7 due to an external input signal 4 is executed, and an interrupting processing due to these signals is not executed. When the level down of the main power source 3 and the external input signal are not present, the activation of the power down is executed, and the interrupting processing due to the signal from the level converting circuit 6 or the interrupting signal generating device 7 due to the



external input signal 4 can be executed. The releasing of the power down is executed when either of the turn-on of the main power source 3 or the external input signal 4 is detected.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decisi n of rej ction]

[Date of requesting appeal against examiner's

decision of rejection] [Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

⑩ 日本国特許庁(JP)

① 特許出願公開

四公開特許公報(A) 平1-255909

@Int. Cl. 1

識別記号

庁内范理番号

❸公開 平成 1年(1989)10月12日

G 06 F 1/00

332

7459-5B

審査請求 米請求 請求項の数 1 (全5頁)

②発明の名称

パワーダウンモードの起動及び解除方式

图特 项 昭53-83873

②出 颐 昭63(1988)4月5日

@発 明 考

也

東京都港区成ノ門1丁目7番12号 沖電気工業株式会社内

勿出 顧 人 冲置员工業株式会社

東京都港区成ノ門1丁目7番12号

四代 理 人 弁理士 熊 谷 * 外1名

明 細 書

1.発明の名称

パワーダウンモードの起勤及び解除方式

2 . 特許請求の範囲

パワーダウンモードも有するワンテップマイク ロコンピュータと少なくとも<u>1つ以上の外部か</u>ら の契因により、耐り込み信号を発生する割り込み 個分発生亞體と王電源の O Nを検出し信号を発生 十る検出後置とを有する装置において、前記割り 込み信号孫生篠匠からの割り込み信号と複出倭匠 からの主花版 O Nの線出信号の 2 信号の詮理視を とる手段と、これら2個号の論理和をとる手段と を取け、パワーダウンモードの起動は前記2億号 の論理務をとる手段の出力により行ない、パワー **ダウンモードの解除は前記2G号の約理和をとる** 手段の出力により行なうことを符②とするパワー・ クウンモードの起動及び解除方式。

3 . 発明の詳細な説明

〔 産業上の利用分野 〕

本発明は、パワーダウン機能をおするワンテッ

ブマイクロコンビュータにおけるパワーダウン モードの起勁及び解除方式に関するものである。 (從米技物)

マイクロコンピュータを搭載したシステムにお いて、ランダムアクセスメモリ(RAM)52の 内容を保持するねに、従来は第3回に示すように RAM52と中央処理装置(CPU)51が別 テップであったので、 仮入ば自動草のイグニッ ションスイッチを介して供給される主電源5gが OFFの時に、RAM52の内容を保持するた め、RAM52のナップのみにイグニッションス イッチを介さず宿時供給されるパックアップ電源 を接続すればよかった。しかしながら、近年マイ クロコンピュータのワン<u>たッ</u>プ化が進み、主電源 をOFFにすると、CPUに電流が供給されなくな り、RAMの内容が破壊されてしまうので、RA Mの内容を保持するのに C.P.Uにもバックアップ 電源を供給し続けなければならない。その結果 C PUが動作するため消費電刀が大きくなるという 欠点があった。

及近この欠点を解消すべく、CPUの動作を停止させてRAMの内容のみを保持するパワーダウン機能のついたワンチップマイクロコンピュータが使用されるようになった。

第4図は従来のパワーグウンモードを実施する 為のワンチップマイクロコンピュータシステムの 構取例を示すプロック図である。 間図において、 81はユニット、62はバッテリー、63はパッ クアップ電域、64は主電源である。また、ユ ニット61はパワーオンリセット装置65、レベ ル変換回路66及び<u>CPU67</u>を又備している。

上記構成のワンナップマメークロコンピュータシステムでは、主電源 8.4 を割り込み信号発生接近として、レベル変換回路 8.6 を介して CPU.6 7の内部又は外認削り込み信号入力ポート(1 PT) に扱統する。パックアップ電源 5.3 は、パワーオンリセット袋置 8.5 を介して CPU 8.7のリセット 端子(RBSET)に接続し、パックアップ電源 6.3 のみによりパワーオンリセットがかけられるようにする。立上り信号発生装置とし

(発明が解決しようとする課題)

しかしながら、上記従来のパワーダウンモード
への民動及びパワーダウンモードからの解除して
では、空電源64をレベル変換回路66を通して
のみでパワーダワンモードの起動及び解除した
のみでパワーダワンモードの起動及が解除した
なっているね、もしこのが供給されているにも
な合、CPU67に電域が供給されているか
かったり、近に誤ってパワーダウンしてしまう可
能性がある。

本発明は上述の点に始みてなされたもので、 図ったパワーダウンモードを除去し、正規にパ ワーグウン様能を働かせて、消費電力を少なく十 るパワーグウンモードの起動及び解除方式を提供 することにある。

〔疎跹を解決するための手段〕

上記疎廻を解決するため本発明は、パワーグウンモードを有するワンチップマイクロコンピュータを搭載した装置において、設ワンチップマイク

生た、パワーグワンからの復帰は次のようになる。即ち、パワーダワンから主電源 6 4 を O N と すると、主電源 6 4 の立ち上がりが前記外部部り込み信号入力ポートを介して部り込み信号として C P U 6 7 に入力され、ある特有の番地から動作を開始する。

ロコンピュータに外部からの信号により割り込みを発生する割り込み信号発生装置と主電機をONすることにより立上り信号を発生する立上信号発生装置を内蔵し、これら割り込み信号発生装置からの信号と立上信号発生装置からの信号と立上信号発生装置からの信号と立上信号発生装置からの信号という一ダウンモード後出用の入力信号として使用するように構成した。

(作用)

パワーダウンモードの起動及び解除方式を上記の如くすることにより、主電機が立ち上がるとと 上信号発生装置より発生された信号により、パワーダウンからの復帰ができる。また、外部か生さの要求信号により割り込み信号発生装置が発生させた信号によってもパワーダウンからの復帰ができる。一方パワーダウン起動時も問復に上記2のの信号により彼出することができる。

〔災施例〕

以下、本発明の一実施例を図面に基づいて説明 する。

第1回は、本発明に係るパワーダウンモードの

足動及び解除方式を適用するワンチップマイクロコンピュータシステムの機能構成を示すブロック図で、第1図(1)はパワーダウンモード解放時の機能ブロック図、第1図(6)はパワーダウンモード起動時の機能ブロック図である。

本実施例では電優品、特にエンジンコントロールを行なうユニットを対象に説明する。第1図(1)、(h)において、1はバッテリー、2はバックアップ電源、3は主電源、4は外那入力信受。5はパワーオンリセット袋配、6はレベル変換回路、7は窓り込み信号発生発置、8はCPU、9はイグニッションスイッチ、10は論理和をとる手段、11は論理報をとる手段である。

上記構成のシステムにおいて、パワーオンリセット狭便5は、パックアップ電源2によってパーワーオンリセットがかけられる。レベル変換回路6は、イグニッションスイッテ9を投入した時にエッジ入刀信号として立上り信号を発生する。また、割り込み信号発生装置1は、外部から信号を受取ってエッジ入力信号としての立上り信号を発

のみを行ない、これらの信号による部り込み処理 は実行しない。

一方、ステップ101と103に対いて、主花 次3のレベルダウンと外部入力信号 4 がないという条件が成立した場合はパワーダウンの起動を行なう(ステップ105)、その豚パワーグウンモードに移行する前にステップ104において、レベル変換回路6又は外部入力信号 4 による割り込みの理ができるようにしておく。

また、パワーダフンの解除は、主電磁3の0N 又は外部入力信号のいずれかが検知できた時に、 別り込み処理からプログラムが動き始められるような論理和(OR)条件にしておく{ 不1 図 (b) 参照 }。これにより上記いずれかの信号が 入力された時に、パワーダフンの解除を行なうこ とができる。

(発明の効果)

1 -- 1

以上、説明したように本発明によれば、パワーグウンモードの試励の際は、複数の入力情報の論

生する。

第2四は、本ி明に係るパワーダウンモード校 出用のプログラムの1例を示すフローテャートで ある。ステップ101において、主電巡3がON か否かを判断し、主花滾3がONになってCPU 8が動作していればステップ102において通常 処理を行なう。CPU8が動作している状態から 主電微360FFにすると、主電微3のレベルグ ウンを役知し、ステップ103において外部入力 信号4があるか否かの判断をする。主電波3がレ ベルダウンしていても、ステップ103で外部入 刀信号4があれば、パワーダウンモードとしない でステップ102の通常処理を行なう。つまり、 パワーダクンモードを起動する際は、主電激8が OFFしていてしかも外部入力何号もがないとい うAND条件が**成立しなければパ**ヮーダリンモー ドの起動は行なわない。

また、通常のモード(パワーダワンでないモード)では、レベル変換国路 5 又は外部入力信号 4 による割り込み信号発生装置 7 からの信号の監視

理想をとる手段を設けると共に、解除の瞬には複数の入力情報の論理和をとる手段を設けるので、 入力情報のどれかが入力不可能になっても誤って パワーダウンする可能性が少なくなり、またパ ワーダウンからの複帰もより確実に行なうことが できるという優れた効果が得られる。

4. 図面の簡単な説明 **

コンピュータシステムのパワーダワンモード校出 用のプログラムの你を示すフローチャートであ る。

図中、1・・・バッテリー、2・・・バックアップ 電旗、3・・・主電源、4・・・外部入力区号、5・・ ・・パワーオンリセット交置、6・・・レベル変換回路、7・・・削り込み信号発生姿置、8・・・CPU 、9・・・イグニッションスイッチ、10・・・論理 和をとる乎段、11・・・論理類をとる手段。

> 出頭人 沖電気工業株式会社 代理人 弁理士 館谷 隆(外1名)

